存儲(chǔ)器工藝的發(fā)展

 第yi個(gè)半導(dǎo)體存儲(chǔ)器是一種雙極型的靜態(tài)存儲(chǔ)器，并且只有16位，集成度非常低，所以不能體現(xiàn)出它的優(yōu)點(diǎn)。之后，MOSFET技術(shù)有了突破性的進(jìn)展。由于MOS集成電路的集成密度大大優(yōu)于雙極型電路，并且有著自隔離等優(yōu)點(diǎn)，因此，采用MOS工藝制作的半導(dǎo)體存儲(chǔ)器便成為了當(dāng)時(shí)主要的追求目標(biāo)。之后，CMOS技術(shù)進(jìn)入了成熟大發(fā)展階段，它的維持功耗低，電路結(jié)構(gòu)簡單和可靠性好等，因此就很快的淘汰了NMOS存儲(chǔ)器。

           在這期間主要的工藝進(jìn)步就在于細(xì)微加工技術(shù)的進(jìn)步。起初是2至3微米，后期進(jìn)步到0.6至0.8亞微米工藝，再后來達(dá)到了0.2至0.3亞微米工藝，而今已經(jīng)達(dá)到了68nm的工藝。

 工藝的進(jìn)步使半導(dǎo)體存儲(chǔ)器的集成度和不斷的提高，過去不少專家預(yù)言集成電路達(dá)到1微米是極限，后來又預(yù)測0.5微米是極限?，F(xiàn)在看來，這些預(yù)言在事實(shí)面前都宣告了失敗。

存儲(chǔ)器技術(shù)的發(fā)展

 隨機(jī)存儲(chǔ)器的電路技術(shù)方面也有著不少的突破和革新。由一開始的單元電路，變?yōu)榱軉卧缓笞兂伤墓?、三管單元，其后成功開發(fā)了單管單元。因?yàn)榘雽?dǎo)體隨機(jī)存儲(chǔ)器的主要追求目標(biāo)是集成容量，也就是每片集成的單元數(shù)量。因此，單元電路用的管子越少越好。也就是說，單管單元是較好的單元電路。由于采用單管單元會(huì)帶來讀出信號(hào)小的問題，我們可以用靈敏的獨(dú)出放大器來解決這一問題。

           近幾十年來金屬氧化物半導(dǎo)體（MOS)隨機(jī)存儲(chǔ)器的發(fā)展速度很快，這種存儲(chǔ)器的集成度以平均每年1.5倍的速度在增長。1971年美國Intel公司研制出的半導(dǎo)體存儲(chǔ)器件成功推向市場，得到了用戶的初步應(yīng)用。它的存儲(chǔ)芯片采用三管存儲(chǔ)單元，利用“1”和“0”分別代表電平的高和低。由于電容有漏電問題，因此，若想要保存信息則需要定期刷新，故稱之為動(dòng)態(tài)RAM（DRAM)。三管存儲(chǔ)單元的出現(xiàn)，不僅提高了存儲(chǔ)單元陣列的集成度，同時(shí)將存儲(chǔ)器的譯碼器、數(shù)據(jù)輸入輸出緩沖電路和芯片控制電路也做在芯片上。

           在半導(dǎo)體存儲(chǔ)器市場中，靜態(tài)RAM（SRAM)也不斷地在發(fā)展，SRAM不需要像DRAM    一樣要定期刷新，它使用方便，而且速度也比較快，所以它適合稍小一些容器存儲(chǔ)系統(tǒng)使用。SRAM與DRAM長期處于共存狀態(tài)，MOSRAM的存儲(chǔ)單元一般有4個(gè)MOS管和2個(gè)負(fù)載電阻組成，因而芯片單元面積較大，一般來說，在同一時(shí)期內(nèi)SRAM的集成度約為DRAM的1/4。